

P.4
C

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭61-59481

⑬ Int.Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和61年(1986)3月26日

G 09 G 1/06
G 06 F 3/14
G 09 G 1/02

7923-5C
7341-5B
7923-5C

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 表示画面切換え制御方式

⑯ 特 願 昭59-181801

⑰ 出 願 昭59(1984)8月31日

⑱ 発 明 者 前 野 良 造 青悔市末広町2丁目9番地 株式会社東芝青悔工場内

⑲ 出 願 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地

⑳ 代 理 人 弁 理 士 鈴 江 武 彦 外2名

明 細 書

1. 発明の名称

表示画面切換え制御方式

2. 特許請求の範囲

それぞれが1表示画面分の容量を持つ少くとも2面で構成されるブレーンメモリと、表示画面を構成する1文字区画毎に設定され、上記ブレーンメモリ内の1つを選択するブレーン選択情報を記憶する第1のメモリと、1文字区画毎に設定され、外部より得られる表示アドレスを上記ブレーンメモリ内における任意アドレスに変換するためのアドレス情報を記憶する第2のメモリとを有し、上記第1のメモリから出力されるブレーン選択情報により選択されたブレーンメモリ内にあって、更に上記第2のメモリ出力であるアドレス位置に対応するエリアの画面情報を表示することにより、任意エリアのマルチウィンドウ表示を行なうことを特徴とする表示画面切換え制御方式。

3. 発明の詳細な説明

[発明の技術分野]

本発明はマルチウィンドウを容易に実現する表示画面切換え制御方式に関する。

[発明の技術的背景]

近時、情報処理分野、特にオフコン・パソコン・ワークステーション等に見られる様に処理の多重化やマンマシンインタフェースの進歩には目を見はるものがある。マルチタスク・マルチウィンドウがその代表例である。マルチウィンドウとは、複数ウィンドウ(書類や図面)を表示画面上に表示し、それらを介して対話処理を行なうものである。即ち、マルチウィンドウは見かけの表示データを適当に区分し、表示モニタ上に表示する機能であって表示データを切り出す方をウィンドウ、表示モニタ上に表示される方をビューポートと呼ぶ。

マルチウィンドウを実現するには、それぞれのウィンドウの内容をメモリへ記憶し、それらの内容を合成し1個の画面イメージを作りあげ

特開昭61-59481(2)

ることが必要となる。マイクロプログラムもしくはワイヤドログックが記憶したウィンドウの一部を切出し、複数の切出した画面イメージを合成し表示画面を生成する。

〔発明の目的〕

本発明は、キャラクタ単位で管理される表示制御装置において、上述したマルチウィンドウ機能を容易に実現するために現存する表示コントロール用LSIに何等変更を要することなく画面切替えを行ない得る表示画面切替え制御方式を提供することを目的とする。

〔発明の概要〕

本発明は、ビットマップメモリ・コードメモリを問わず、文字区画単位でアドレス管理がなされる2画面以上のブレンメモリを持つ表示制御装置において、1文字区画毎に設定され、ブレンメモリ内の1個を選択するブレン選択情報及び外部から得られる表示アドレスを上記ブレンメモリ内における任意アドレスに変換出力するアドレス情報がそれぞれ記憶される

3

するものとする。表示コントローラ11は、表示のためのキャラクタアドレス及びラスタアドレス等を生成出力する。本発明実施例ではキャラクタアドレスとして0〜1999迄(25行×80桁の表示画面構成)のラインアドレスを生成出力するものとする。従ってキャラクタアドレス1ビットは後述するビットマップメモリブレン12及びアトリビュートメモリ15へ、又、ラスタアドレス5ビットはビットマップメモリブレン12, 13へ共通に供給される。

12, 13はビットマップメモリブレンである。ビットマップメモリブレン12, 13はそれぞれが1画面分の容量を有し、以降の説明では簡単のため前者をブレン#0、後者をブレン#1と称する。14は上記表示コントローラ11から供給されるキャラクタアドレスを一担保持するレジスタである。15はアトリビュートメモリである。アトリビュートメモリ15は文字区画単位、即ち0〜1999番地毎に設定可能な表示装飾制御情報が格納される。表

5

メモリを付加した。そして、上記ブレン選択情報によって選択されたブレンメモリ内において、且つ、アドレス変換位置に対応するエリアの画面情報を表示することにより任意エリアのマルチウィンドウ表示を実現する構成とした。

このことにより、現存する表示制御装置が持つ機能に何等変更を加えることなくマルチウィンドウ表示を容易に実現出来、ソフトウェアのオーバーヘッドも少なくパフォーマンスの向上をはかることが出来る。

〔発明の実施例〕

以下、図面を使用して本発明実施例につき詳細に説明する。第1図は本発明実施例を示すブロック図であり、表示制御装置の表示系のみを抽出して示してある。個々のメモリへプログラムによりREAD/WRITEするためのロジックは周知の構成で済むため、ここではあえて図示していない。

図中、11は表示コントローラ(CRTC)であり、市販の表示コントロール用LSIを使用

4

示装飾制御情報として、例えばブリンク・反転・色情報等がある。

17は本発明により付加される制御メモリである。制御メモリ17には第2図にビットフォーマットが示される、ブレン選択情報(PSEL)が記憶される。ブレン選択情報は上述したアトリビュート制御情報と同じく1文字区画毎にデータ設定が可能である。図中、ビット10〜0はブレン#1が選択されたときに表示されるべきキャラクタアドレスを示し、ブレン#0が選択されているときドントケアである。最上位のビット11は、ブレン#0・#1の選択情報である。これらブレンセレクト情報は拡張アトリビュート情報として定義することもできる。尚、本発明実施例では、“0”がブレン#0を、“1”がブレン#1を有効とする。

説明を第1図に戻す。18は上記メモリ17から読出されたデータを保持するレジスタである。レジスタ18出力はビットマップメモリバ

6

特開昭61-59481(3)

レーン12・13の最上位アドレス(AH)に入
力されており、それぞれ正転出力、インバー
タ21を介した反転出力が供給される。即ち、
PSEL情報が"0"のときプレーン#0が、
"1"のときプレーン#1が選択される。レジ
スタ14のその他の出力はプレーン#1のア
ドレス入力端子(AM)に接続されている。19は
シフトレジスタ(P/g)である。シフトレジ
スタ19はプレーン#0・#1から読出される文
字画面幅の表示データをシリアルデータに変換
するもので、その出力は表示制御回路20
へ供給される。アトリビュート制御回路20は
他にレジスタ16を介してアトリビュートメモ
リ15出力を入力として得ており、シフトレジ
スタ19出力であるシリアルデータの表示制御
を行ない、ドライバ22を介し図示されない表
示モニタへディスプレイ信号として供給する。

第3図は本発明により実現されるマルチウ
ィンドウ機能を表示画面上に概念的に示した図で
あり、(a)・(b)は画面イメージを示し、(b)で示す

7

てプレーン#1の任意アドレスに変換される。

このことは第3図に例示されている。即ち、
プレーン#1内のポイント(左上アドレス)を
Yとする矩形を、表示画面上のXをポイントと
する矩形エリアに表示したい場合、プログラム
は(c)に示す如くPSEL情報をセットする。この
ことにより、表示コントローラ11から出力さ
れる表示アドレスXに対し、実際にはプレーン
#1におけるアドレスYに相当するエリアのデ
ータが読出され表示されることになる。

尚、本発明実施例ではプレーンメモリとして
ビットマップメモリを例示し説明してきたがこ
れに限定されるものではなく、区画単位にアド
レス管理がなされるものであればコードメモリ
であっても同様の方式にて実現出来る。

〔発明の効果〕

以上説明の如く本発明によれば、プログラム
はアトリビュート制御情報を扱うのと同様、プ
レーン選択情報を操作するだけで別画面の任意
エリアを実画面の更に任意エリアにウィンドウ

プレーン#1の矩形エリア部分がベース画面と
なるプレーン#0の矩形エリアに表示されるこ
とを示す。(c)はその様な画面を構成する場合の
PSEL情報のセット例である。

以下、本発明実施例の動作につき詳細に説明
する。本発明実施例においては、プレーン#0
12をベース画面とすることから、PSEL情報
のビット11は"0"に設定される。この
PSEL信号によってプレーン#0が選択され、
レジスタ14を介して供給される表示キャラク
タアドレスにより、プレーン#0に格納された
表示データが読出され、シフトレジスタ19・
表示制御回路20・ドライバ22を介し所
望のデータが表示される。

ここで、PSEL信号が"1"になると、プ
レーン#1が選択されるが、プレーン#1のア
ドレス入力端子(AM)にはPSEL情報のビット
10～0の内容が供給される。

即ち、表示コントローラ11から出力される
表示キャラクタアドレスは、PSEL情報を介し

8

として表示できる。更に、本発明によれば、現
存する表示制御装置が持つ仕様を何等変更する
ことなく、マルチウィンドウ表示を容易に実現
出来る。又、ソフトウェアのオーバーヘッドも少
なくパフォーマンスの向上をはかることが出来
る。

4. 図面の簡単な説明

第1図は本発明の実施例を示すブロック図、
第2図は本発明により使用されるプレーン選択
情報のビット割付けを示す図、第3図(a)・(b)・
(c)は本発明により実現されるマルチウィンドウ
機能を概念的に示した図であり、それぞれ画面
イメージ(a)・(b)、そしてその様な画面を構成す
る場合のプレーン選択情報のセット例(c)を示す。

11…表示コントローラ(CRTC)、12・
13…ビットマップメモリプレーン(プレーン
#0・#1)、15…アトリビュートメモリ、
17…制御メモリ、14・16・18…レジス
タ、21…インバータ。

出願人代理人 弁理士 鈴 江 武 彦

9

10

